





PN - JP3048506 A 19910301

PD - 1991-03-01

TI - CURRENT VARIABLE CIRCUIT

AB - PURPOSE:To vary a current supplied from an input terminal of a current mirror circuit by connecting in parallel FETs whose length is the same as width of a gate to an output side of the current mirror circuit. CONSTITUTION:A current mirror is constituted of MOSFETs Q2-Q5 whose gate electrodes are common to Q1, and as carrier mobility mu, oxide film thickness COX under the gate electrode, channel width W, length L, a gate - source voltage VGS, and a threshold voltage VTH, a drain current derived by an expression flows. An output current value becomes the product of the ratio of the number of FET for constituting a diode bias to the number of FET for constituting a current drawing-in part and a current value of an input constant-current source connected to an input terminal 1. For instance, it becomes 3/2Iref at the time of a current value Iref of a constant-current source which is connected to the terminal 1 and flows in. In such a way, by selecting arbitrarily the number of FETs for constituting the current mirror, the output current value can be varied variously against the input constant-current.

FI - H03F3/343&A

PA - NIPPON ELECTRIC CO
IN - OIKAWA NAOHITO
AP - JP19900094504 19900410
PR - JP19890100427 19890419

DT - I

© WPI / DERWENT

AN - 1991-106170 [15]

TI - Variable current circuit with MOSFET - contains MOSFETs to provide versatile output current in current mirror circuit and gives lower area layout for element NoAbstract Dwg 1/5 IW - VARIABLE CURRENT CIRCUIT MOSFET CONTAIN MOSFET VERSATILE OUTPUT CURRENT CURRENT MIRROR CIRCUIT LOWER AREA LAYOUT ELEMENT NOABSTRACT

PN - JP3048506 A 19910301 DW199115 000pp

IC - H03F3/34

MC - U24-G02A U24-G02D U24-G04A2

DC - U24

PA - (NIDE) NEC CORP AP - JP19900094504 19900410

PR - JP19890100427 19890419;JP19900094504 19900410

© PAJ / JPO

PN - JP3048506 A 19910301

PD - 1991-03-01

TI - CURRENT VARIABLE CIRCUIT

AB - PURPOSE: To vary a current supplied from an input terminal of a current mirror circuit by connecting in parallel FETs whose length is the same as width of a gate to an output side of the current mirror circuit.

CONSTITUTION:A current mirror is constituted of MOSFETs Q2-Q5 whose gate electrodes are common to Q1, and as carrier mobility mu, oxide film thickness COX under the gate electrode, channel width W, length L, a gate - source voltage VGS, and a threshold voltage VTH, a drain current derived by an expression flows. An output current value becomes the product of the ratio of the number of FET for constituting a diode bias to the number of FET for constituting a current drawing-in part and a current value of an input constant-current source connected to an input terminal 1. For instance, it becomes 3/2Iref at the time of a current value Iref of a constant-current source which is connected to the terminal 1 and flows in. In such a way, by selecting arbitrarily the number of FETs for constituting the current mirror, the output current value can be varied variously against the input constant-current.

PECT AVAILABLE COPY

平3-48506 四公開特許公報(A)

Dint. Cl. 5

庁内整理番号 識別配号

❸公開 平成3年(1991)3月1日

H 03 F 3/343

8326-5 J Α

審査請求 未請求 請求項の数 2 (全6頁)

電流可変回路 会発明の名称

> 顧 平2-94504 创特

頤 平2(1990)4月10日 2000出

國平 1 (1989) 4 月19日 魯日本(JP) 動特顯 平1−100427 優先権主張

尚人 及川 個発 明 者

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号 日本電気株式会社 勿出 願 人

弁理士 内 原 ②代 理 人

1. 発明の名称 電流可変回路

2. 特許請求の範囲

(1) 第一の絶縁ゲート電界効果トランジスタで形 成したカレントミラー回路と、前記カレントミ ラー回路の入力側と出力側にそれぞれソース電 極およびドレイン電極が並列に接続され且つ同 一のゲート編およびゲート長を有する複数個の 第二の絶録ゲート電界効果トランジスタとを含 み、前記第二の絶縁ゲート電界効果トランジス タのそれぞれのゲート電極は独自に基準電位点 あるいは共通のゲート電極ラインのいずれかへ 選択的にもしくは固定的に接続され、前記カレ ントミラー回路の入力端子に接続した定電疣源 からの入力電流に対する出力電流を任意に可変 するようにしたことを特徴とする電流可変回路。 (2) MOSトランジスタで構成された電流可変回 路において、複数個の第1のMOSトランジス タを並列に配置し、ソース電極及びドレイン電 低を各々共通接続した第1のMOSトランジス タ群により構成されており、前記第1のM O S トランジスタ群の複数個のドレイン電極を入力、 残りのドレイン電極を出力とし、かつ全ての ソース電極は第1の電源に接続された第1のカ レントミラー回路と、複数個の第2の極性の M OSトランジスタを並列に配置し、ソース 冠胚 及びドレイン電極を各々共通接続した第2のM OSトランジスタ群により構成されており、 前 記第2のMOSトランジスタ群の複数のドレイ ン電極を入力、残りのドレイン電極を出力とし、 かつ全てのソース電極は第2の電源に接続され た第2のカレントミラー回路を有し、前記第1 のカレントミラー回路の入力側の共通ゲート位 極より引き出した第1の共通ゲート電極ライン 及び前記第2のカレントミラー回路の入力側の 共通ドレイン電極より引き出した第2の共通 ゲート電極ラインを有し、かつ前配第1のカレ

ントミラー回路の出力と前記第2のカレントミラー回路の出力とは接続されており、かつつ極性のMOSトランジスタのゲート電極を各々独自に前記第1の電源あるいは前記第1の共通性のト電極ラインに接続し、かつ前記第2の集通ゲートで極ラインに接続する選択手段を備えたことを特徴とする電流可変回路。

3. 発明の詳細な説明

〔産菜上の利用分野〕

本発明は半球体集積回路において絶縁ゲート電界効果トランジスタ(以下MOSFETと称す)からなるカレントミラー回路を有する電流可変回路に関し、特にカレントミラー回路の入力電流に対する所望の出力電流値を将る電流可変回路に関する。

〔従来の技術〕

SFET4のオン・オフを制御することにより、 入力端子1からの入力定電流に対し整数倍の出力 電流を出力端子3から得ることができる。

また、出力電流に整数倍以外の多様性を持たせる場合は、各MOSFET4のゲート幅およびゲート長を異ならせることにより所定の出力電流を得ることができる。

〔発明が解決しようとする課題〕

上述した従来の電流可変回路は、カレントミラー回路の出力側に同一のゲート幅及びゲート長を有する複数個のMOSFETを並列に接続するとともにスイッチを介して選択することにより、カレントミラー回路の入力端子から供給される定電流を可変するように構成している。

しかしながら、かかる電流可変回路においては、 入力定電流源からの電流の整数倍の電流しか得ら れないという欠点がある。

また、電流可変回路の所望する出力電流値に多様性をもたせようとすると、様々なゲート幅あるいはゲート長を有するMOSFETをカレントミ

従来、半導体集験回路でMOSFETのカレントミラー対を有し、出力電流値を可変する電流可変回路においては、カレントミラー対の出力側にMOSFETを複数個用意しておき、これを選択することにより入力定電流の整数倍の電流値を得るようにしている。

第3回は従来の一例を示す電流可変回路図である。

第3回に示すように、従来の電流可変回路は定電液源に接続された入力幅于1にMOSFETQ」、Q」からなるカレントミラー回路2の入力側をも続し、且つ出力側を出力端子3に接続するとともで同一ゲート幅および同一ゲート及を有するとと複数に同一ゲート幅および同一ゲート及を有する数との例のSFET(Q」、Q」、…Q」)4を並列に接続している。また、これらのMOSFET4のゲートにはスイッチ(S」、S」、S」、S」、S」、1)5が接続され、基準電位点6と共通のゲート電極ラインとの切換えを制御信号に基づくデコーダ7の制御により行うようにしている。

かかる構成の電流可変回路においては、各MO

ラー回路の出力側に接続し、これを選択して出力 電流を可変することになるが、この場合は多種類 のゲート長あるいはゲート部を有するMOSFE Tを備える必要があるので、菓子占有面積が大き くなったりあるいはレイアウトが繁雑になったり するという欠点がある。

本発明の目的は、かかるカレントミラー回路の 出力電流値に多様性を持たせるとともに、少ない 乗子占有面積で実現でき、レイアウトも容易にす る電流可変回路を提供することにある。

[課題を解決するための手段]

本発明の電流可変回路は、第一の絶縁ゲートで 界効果トランジスタで形成したカレントミラー回路の入力側と出た にそれぞれソース電極およびドレイン電極が 長っ に接続され且つ同一のゲート幅およびゲートを 有する複数個の第二の絶縁ゲート電極は独自 ジスタとを含み、前記第二の絶縁ゲート電極は独自 シスタとを含み、前記第二の絶縁が一ト電極は独自 が東京な が電位点あるいは共通のゲート電極ラインのいず れかへ選択的にもしくは固定的に接続され、前記 カレントミラー回路の入力爆子に接続した定電流 源からの入力電流に対する出力電流を任意に可変 するように構成される。

(実施例)

次に、本発明の実施例について図面を参照して ¹²¹ 明ナス

第1図は本発明の第一の実施例を示す電流可変 回路図である。

第1図に示すように、本実施例は定電流が入力 端子1から入力側に供給され且つ出力側が出力端 子3に接続され、しかもMOSFETQ., Q.で 形成したカレントミラー回路2と、このカレント ミラー回路2の入力側および出力側にそれぞれ ソース電極およびドレイン電極が並列に接続され 且つ同一のゲート幅およびゲート長を有する複数 個のMOSFET(Q,,Q,,…;Q,,…;Q,, Q,,Q,…)4と、これらMOSFET4の各 ゲート電極に接続されるスイッチ(S1, S1, S1, …;S1, S1, S1, 52, 制御信号に基

しかるに、本実施例においては、MOSFET Q.とこれとゲート電極を共通にするMOSFE TQェ, Q,, Q,, Q,とによりカレントミラーが 構成されており、それぞれのMOSFETへ前述 した(1)式で与えられるドレイン電流が流れる。一 方、MOSFETQ:, Q:, Q:,, Q:,, Q:の ゲート・ソース間電圧 Vosは等しく且つ全てのM OSFETのチャネル幅Wとチャネル長Lは等し く全てのMOSFETは整合がとれていると仮定 tal, MOSFETQI, QI, QI, QI, QIO ドレイン電流は全て等しくなる。このため、出力 電流値は入力端子1に接続された入力定電流源の 電流値に、ダイオード・パイアス部を構成するM OSFETの数と電流吸い込み部を構成するMO SFETの数との比を乗じたものとなる。例えば、 本実施例においては、3/(2 I,..)(ここで、 1;。は入力端子1に接続されて流入する定電流 源の電流値を喪わす) となる。このように、カレ ントミラーを構成するMOSFETの数を任意に 選択することにより、入力定電流に対して出力電

づいてスイッチ5のオン・オフを制御するデコーダ7とを有している。また、デコーダ7から制御されるこれらスイッチ5は独自に基準理位点6あるいは共通のゲート電極ラインのいずれかへ選択的に接続する。すなわち、本実施例におけるスイッチ5は各ゲート電極をMOSFETQ1、Q1のゲート電極へ接続するか、あるいは別の定電位点6へ接続するかを選択する手段として用いられる。ここで、一般的MOSFETを飽和領域で用いたときのドレイン電流について考えると、ドレイ

$$I_{DD} = \frac{\mu \cdot C_{OX}W}{2L} (V_{OS} - V_{TH})^{-1} \dots (1)$$

ン電流Imはチャネル長変関効果を無視すると、

但し、μ,:キャリアの移動度、

Cox:ゲート電極下の酸化膜厚、

₩ :チャネル幅、

L :チャネル長、

Vos:ゲート・ソース間電圧

V_{TR}:しきい値電圧

で与えられる。

流値を多様に可変することが可能になる。

尚、上述した実施例ではカレントミラー回路 2 の入力側であるMOSFETQ,と並列に接続される数をMOSFETQ,のみとし、また出力側であるMOSFETQ,と並列に接続される数をMOSFETQ,。Q。としたが、適当に且つ自由に組み合わせることができるのは言及するまでもない。

第2回は本発明の第二の実施例を示す電流可変 回路図である。

第2図に示すように、本実施例は前述した第一の実施例と比較して入力端子1からの定電流をMOSFETQ1、Q1からなるカレントミラー回路の入力側に供給し、出力端子3から任意の出力電流を取り出すこと、およびカレントミラー回路2の入力側と出力側とにそれぞれ同一ゲート級を有する複数個のMOSFETQ1、Q1、…、Q1)4を並列に接続すること、並びに MOSFET4のゲートが基準電位点6あるいは 共通のゲート電極ラインのいずれかに接続するよ うにしたことについては同様である。これらの相違する点は、本実施例がスイッチ 5 およびデコーグ 7 を設けず、各MOSFET 4 のゲートをアルミ配線 8 を用い基準電位点 6 あるいは共通のゲート電極タインのいずれかに固定的な組合わせにより接続することにある。

従って、本実施例は被数個のMOSFET4を 選択して回路を構成するので、その組み合わせに よって入力定電流に対しても多様な出力電流値を 容易に得られ、しかも選択手段が固定的なアルミ 配線8で行なわれているため、スイッチ5と制御 信号やデコーダ7が不用となり、回路構成が簡単 になるという利点がある。

第 4 図は本発明の第三の実施例の電流可変回路 図である。図においては I in は入力電流、 I on は 出力電流、 Q ioi ~ Q x 及び Q ioi ~ Q x は N 型 M O S トランジスタ、 Q ioi ~ Q x 及び Q ioi ~ Q x は P 型 M O S トランジスタ、 S ioi ~ S x-1 ・ S ioi ~ S t-1 ・ S ioi ~ S x-1 はスイッチ、 C ioi ~ C x-1 ・ C ioi ~ C t-1 ・ C ioi ~ C x-1 ・

タQzei~Qzes及びQzei~Qzerが第2のカレン トミラー回路を構成しており、残りのトランジス タはVos=0であるために動作していない状態に ある。今、第1のカレントミラー回路を構成する N型MOSトランジスタのゲート・ソース間電圧 Vosuは等しいため、全てのN型MOSトランジ スタのチャネル長Luとチャネル幅Wnがそれぞれ等 しいとするとトランジスタQiei~Qiei及びQiei~ Qzezのドレイン電流は等しくなる。このため、第 1のカレントミラー回路の出力電流値を I testと すると、 I は入力電流 I ... に入力側のトラン ジスタ数と出力側のトランジスタ数の比を乗じた ものになり $I_{1...} = -\frac{2}{3}I_{1...}$ となる。さらに、第 2のカレントミラー回路を構成するP型MOSト ランジスタのゲート・ソース間電圧Vaspも等し いため、全てのP型MOSトランジスタのチャネ ル長L·とチャネル幅W·がそれぞれ等しいとする と、同様に考えて、第2のカレントミラー回路の 出力電流 $I_{...}$ は $I_{...} = -\frac{7}{5}I_{1...} = \frac{14}{11}I_{1...}$ なる。このように第1及び第2のカレントミラー

次に本実施例の動作について説明する。一般に MOSトランジスタを飽和領域で用いた場合ドレイン電流I。はチャネル長変調効果を無視すると、

 $I_s=rac{1}{2}\mu C_{ox}rac{W}{L}\left(V_{os}-V_{TR}
ight)^2$ ① で与えられる。①式において μ はキャリアの移動度、 C_{ox} はゲート電極下の酸化膜厚、Wはチャネル幅、Lはチャネル長、 V_{os} はゲート・ソース間電圧そして V_{TR} はしきい値電圧である。第1図において制御信号で駆動されたスイッチによって、N型トランジスタ $Q_{101}\sim Q_{101}$ 及び $Q_{201}\sim Q_{201}$ が第1のカレントミター回路を、P型トランジス

回路を構成するMOSトランジスタ数を任意に選択することにより、入力電流 I ...に対する出力電流 I ...を多様に可変することが可能となる。

第5図は本発明の第四の実施例の電流可変回路である。機能は第1図に示したものと同一であるが、MOSトランジスタのゲート電極を選択する選択手段がアルミ配線で行われているため、制御信号やスイッチが不用となり、回路構成が簡単になるという利点をもつ。

〔発明の効果〕

以上説明したように、本発明の電流可変回路は、カレントミラー対の入力側及び出力傾に用いられるMOSトランジスタをそれぞれ複数個配置し、これを選択して第1のカレントミラー回路を構成したMOSトランジスタと反対の複性のMOSトランジスタと力の入力側及び出力がに受力のよりによって第2のカレントミラー回路を構成し、入力電流を第1のカレントミラーによって可変し、さらにその出力電流第2の


特別平3-48506(5)


カレントミラー回路によって可変するため、多様 な出力電流値をより少ない案子占有面限で得るこ とができるという効果を有する。


4. 図面の簡単な説明

第1回は本発明の第一の実施例をし得す電流可変回路図、第2回は本発明の第二の実施例を示す電流可変回路図、第3回は従来の一例を示す電流可変回路図、第4回は本発明の第2の実施例の電流可変回路図、第5回は本発明の第四の実施例の電流可変回路図、第5回は本発明の第四の実施例の電流可変回路図である。


代理人 弁理士 内 原 習








特開平3-48506 (6)



3:第1のMOSトランシスタ科

4:第2のMOSIランンスタ料

第4図



2: 第2のカレントミラー回路

3: 第1のMOSトランジスタ群

4: 第2のMOSトランシスタ群

第 5 図